Implementación de módulos asíncronos en riel simple y doble riel con protocolo a 4 fases en dispositivos recongurables FPGAs

Abstract

Esta tesis presenta la investigacion y desarrollo de circuitos asincronos autotemporizados(Self-Timed), utilizando el protocolo de riel simple y doble riel a cuatrofases en dispositivos recongurables FPGAs, las como los resultados obtenidos de laimplementacion y el proceso de pruebas.En el capitulo 1, se presenta un primer acercamiento a los circuitos asincronos, las diferencias con los circuitos sincronos, los retos de diseño, los dispositivos recongurablesdonde seran implementados, asi como sus ventajas y desventajas principales.En el capitulo 2, se presenta una clasicacion de los circuitos asincronos, estructuras basicas para diseñar modulos de control asincrono, asi como el estado del artedel chip neuromorco y su protocolo de comunicacion, que sera utilizado para realizarprocesamiento de se~nales. Ademas de revisar los protocolos riel simple y doble riel.En el capitulo 3, se presenta una caracterizacion de elementos de retardo, la propuestade denir localidades especificas del FPGA para implementar estos retardos,asi como circuitos capaces de cambiar entre el protocolo de riel simple y doble riel.Terminando con el diseño de estructuras en anillo, obteniendo mediciones de consumo de potencia asi como de los recursos utilizados para su implementacion.En el capitulo 4, se presenta el diseño de un circuito dedicado al manejo de un sensor de vision dinamico, trabajando con el protocolo asincrono AER, este diseño es capaz de realizar la adquisicion de datos por medio de un bus de datos asincrono y efectuar un procesamiento de la imagen recibida en tiempo real.En el capitulo 5, se presenta las conclusiones obtenidas a lo largo del desarrollo de este trabajo.