Por favor, use este identificador para citar o enlazar este ítem:
https://hdl.handle.net/20.500.12104/79969Registro completo de metadatos
| Campo DC | Valor | Lengua/Idioma |
|---|---|---|
| dc.contributor.advisor | Agustín Santiago Medina Vázquez, | |
| dc.contributor.author | Flores Castillo, Pablo David | |
| dc.contributor.editor | CUCEI | |
| dc.contributor.editor | Universidad de Guadalajara | |
| dc.contributor.other | MAESTRIA EN CIENCIAS EN INGENIERIA ELECTRONICA Y COMPUTACION | |
| dc.date.accessioned | 2019-12-24T02:33:18Z | - |
| dc.date.available | 2019-12-24T02:33:18Z | - |
| dc.date.issued | 2018-01-26 | |
| dc.identifier.uri | https://wdg.biblio.udg.mx | |
| dc.identifier.uri | https://hdl.handle.net/20.500.12104/79969 | - |
| dc.description.abstract | En este trabajo se presenta una propuesta para mejorar la linealidad de los amplificadoresoperacionales, mediante la implementación de transistores de compuerta flotante demúltiples entradas. Para mejorar las características de los transistores de compuerta flotantede múltiples entradas, se agregan circuitos con transistores MOS convencionales.Diseñando una arquitectura con transistores MOS convencionales y con transistores decompuerta flotante, se logró obtener un amplificador operacional con ganancia configurable,misma que va de los 55:41dB a los 64:61dB, con un ancho de banda de 34Khzpara una carga capacitiva de 5pF. Se realizaron simulaciones de THD con un tono de1Khz y 0:1mV de amplitud, obteniendo como resultado un porcentaje de hasta 1:47%.Las principales características de este amplificador operacional son comparadas con las deun amplificador operacional convencional, obteniendo resultados satisfactorios en cuanto ala mejora de la linealidad. | |
| dc.description.tableofcontents | Agradecimientos Resumen Abstract Índice general Índice de figuras Índice de tablas Acrónimos 1. Introducción 1.1. Planteamiento del problema 1.2. Hipótesis 1.3. Objetivos alcanzados 1.4. Metodología seguida 2. Antecedentes 2.1. El transistor de compuerta flotante de múltiples entradas (MI-FGMOS) 2.1.1. Construcción del transistor FGMOS 2.1.2. Comportamiento del MI-FGMOS a gran señal 2.1.3. Variación del voltaje de umbral 2.1.4. Comportamiento del MI-FGMOS con señal pequeña 2.1.5. Simulación del dispositivo MI-FGMOS 2.2. El amplificador transconductor en configuración de fuente común con MIFGMOS (CS-MIFGMOS) 2.3. Técnica para mejorar la transconductancia del amplificador CS-MIFGMOS 2.4. El amplificador operacional de dos etapas con transistores MOS convencionales 3. Diseño del amplificador operacional propuesto 3.1. Diseño de la etapa 1 3.1.1. Implementación de la técnica para mejorar la transconductancia 3.1.2. Convertidor de voltaje a corriente (convertidor V-I) 3.1.3. Funcionamiento del convertidor V-I 3.1.4. Circuito para la implementación de la técnica 3.1.5. Diseño del amplificador diferencial 3.2. Diseño de la etapa 2 3.2.1. Amplificador diferencial con espejo de corriente como carga 3.3. Diseño de las etapas 3 y 4 3.3.1. Diseño de la etapa de amplificación de salida 3.4. Diseño de la etapa de compensación 3.4.1. Compensación de Miller 3.4.2. Resistor de anulación 3.4.3. Etapa de compensación del amplificador operacional propuesto 3.5. Diagrama esquemático del amplificador operacional propuesto 4. Resultados 4.1. Resultados obtenidos en la etapa 1 4.1.1. Resultados del amplificador CS-MIFGMOS 4.1.2. Resultados del convertidor V-I 4.1.3. Resultados del circuito de la técnica implementada con carga resistiva a tierra 4.1.4. Resultados del circuito para la técnica con voltaje de riel a riel en la carga 4.1.5. Amplificador diferencial con carga resistiva 4.2. Resultados obtenidos en la etapa 2 4.2.1. Resultados del amplificador diferencial con espejo de corriente de carga 4.3. Resultados obtenidos en las etapas 3, 4 y la etapa de compensación 4.3.1. Resultados del amplificador operacional completo 5. Conclusiones y Trabajo Futuro 5.1. Conclusiones 5.2. Trabajos Futuros A. Macro modelo de un MI-FGMOS de tres entradas B. Dimensiones y valores de los componentes C. Tablas usadas en el cálculo del Factor de correlación lineal C.1. Amplificador CS-MIFGMOS C.1.1. CS-MIFGMOS con Vc=0V C.1.2. CS-MIFGMOS con Vc=-1.6V C.1.3. CS-MIFGMOS con Vc=-0.8V C.1.4. CS-MIFGMOS con Vc=1.6V C.1.5. CS-MIFGMOS con Vc=0.8V C.1.6. Convertidor V-I C.1.7. Técnica para mejorar la transconductancia Vc=0 C.1.8. Técnica para mejorar la transconductancia Vc=-1.6 C.1.9. Técnica para mejorar la transconductancia Vc=-0.8 C.1.10. Técnica para mejorar la transconductancia Vc=1.6 C.1.11. Técnica para mejorar la transconductancia Vc=0.8 C.1.12. Técnica con voltaje riel a riel en la carga Vc=0 C.1.13. Técnica con voltaje riel a riel en la carga Vc=-1.6 C.1.14. Técnica con voltaje riel a riel en la carga Vc=-0.8 C.1.15. Técnica con voltaje riel a riel en la carga Vc=1.6 C.1.16. Técnica con voltaje riel a riel en la carga Vc=0.8 C.1.17. Corriente positiva de salida del Amplificador CS-MIFGMOS, en el amplificador diferencial con voltaje riel a riel en la carga C.1.18. Corriente negativa de salida del Amplificador CS-MIFGMOS, en el amplificador diferencial con voltaje riel a riel en la carga C.1.19. Corriente positiva de salida en el amplificador diferencial con voltaje riel a riel en la carga para Vc=0 C.1.20. Corriente negativa de salida en el amplificador diferencial con voltaje riel a riel en la carga para Vc=0 C.1.21. Corriente positiva de salida en el amplificador diferencial con voltaje riel a riel en la carga para Vc=-1.6 C.1.22. Corriente negativa de salida en el amplificador diferencial con voltaje riel a riel en la carga para Vc=-1.6 C.1.23. Corriente positiva de salida en el amplificador diferencial con voltaje riel a riel en la carga para Vc=-0.8 C.1.24. Corriente negativa de salida en el amplificador diferencial con voltaje riel a riel en la carga para Vc=-0.8 C.1.25. Corriente positiva de salida en el amplificador diferencial con voltaje riel a riel en la carga para Vc=1.6 C.1.26. Corriente negativa de salida en el amplificador diferencial con voltaje riel a riel en la carga para Vc=1.6 C.1.27. Corriente positiva de salida en el amplificador diferencial con voltaje riel a riel en la carga para Vc=0.8 C.1.28. Corriente negativa de salida en el amplificador diferencial con voltaje riel a riel en la carga para Vc=0.8 Bibliografía | |
| dc.format | application/PDF | |
| dc.language.iso | es | |
| dc.publisher | Biblioteca Digital wdg.biblio | |
| dc.publisher | Universidad de Guadalajara | |
| dc.rights.uri | https://www.riudg.udg.mx/info/politicas.jsp | |
| dc.subject | Linealidad | |
| dc.subject | Amplificadores Operacionales | |
| dc.subject | Transistores De Compuerta Flotante De Multiples Entradas | |
| dc.subject | Transistores Mos Convencionales | |
| dc.title | Una técnica para mejorar la linealidad del amplificador operacional | |
| dc.type | Maestria | |
| dc.type | Tesis | |
| dc.rights.holder | Universidad de Guadalajara | |
| dc.rights.holder | Pablo David Flores Castillo, | |
| dc.coverage | GUADALAJARA, JALISCO | |
| Aparece en las colecciones: | CUCEI | |
Ficheros en este ítem:
| Fichero | Tamaño | Formato | |
|---|---|---|---|
| MCUCEI10020.pdf Acceso Restringido | 1.26 MB | Adobe PDF | Visualizar/Abrir Request a copy |
Los ítems de RIUdeG están protegidos por copyright, con todos los derechos reservados, a menos que se indique lo contrario.