Mostrando resultados 1 a 20 de 26
Siguiente >
| Título | Autor(es) | Programa educativo | Centro Universitario | ISSN | Programa educativo | Centro Universitario | Tipo |
| Arquitectura genérica y modular de una Red en Chip -Noc- para sistemas FPGA | López Arce Delgado, Jorge Ernesto | - | - | - | MAESTRIA EN CIENCIAS EN INGENIERÍA EN ELECTRÓNICA Y COMPUTACIÓN | CUCEI | Tesis de Maestria |
| Arquitectura genérica y modular de una Red en Chip -Noc- para sistemas FPGA | López Arce Delgado, Jorge Ernesto | - | - | - | MAESTRIA EN CIENCIAS EN INGENIERIA EN ELECTRONICA Y COMPUTACION | CUCEI | Tesis de Maestria |
| Arquitectura genérica y modular de una Red en Chip -NoCpara sistemas FPGA | López Arce Delgado, Jorge Ernesto | - | - | - | MAESTRIA EN CIENCIAS EN INGENIERIA ELECTRONICA Y COMPUTACION | CUCEI | Tesis de Maestria |
| Cama de Pruebas Dinámicamente Reconfigurable para Circuitos Digitales | Torres Cerna, Carlos Agustín | - | - | - | MAESTRIA EN CIENCIAS EN INGENIERIA ELECTRONICA Y COMPUTACION | CUCEI | Tesis de Maestria |
| Cama de Pruebas Dinámicamente Reconfigurable para Circuitos Digitales | Torres Cerna, Carlos Agustín | - | - | - | MAESTRIA EN CIENCIAS EN INGENIERIA EN ELECTRONICA Y COMPUTACION | CUCEI | Tesis de Maestria |
| Cama de Pruebas Dinámicamente Reconfigurable para Circuitos Digitales | Torres Cerna, Carlos Agustín | MAESTRÍA EN CIENCIAS EN INGENIERÍA EN ELECTRÓNICA Y COMPUTACIÓN | CUCEI; Universidad de Guadalajara | - | - | - | Tesis; Maestría |
| Cama de Pruebas Dinámicamente Reconfigurable para Circuitos Digitales | Torres Cerna, Carlos Agustín | - | - | - | MAESTRIA EN CIENCIAS EN INGENIERÍA EN ELECTRÓNICA Y COMPUTACIÓN | CUCEI | Tesis de Maestria |
| Conmutación de circuitos para la interconexión de bloques propietarios implementados en FPGAs | Cabrera Villaseñor, Héctor Jesús | - | - | - | MAESTRIA EN CIENCIAS EN INGENIERIA ELECTRONICA Y COMPUTACION | CUCEI | Tesis de Maestria |
| Diseño de una Red Neuronal de Impulsos en Hardware | Barrios del Villar, Sergio | - | - | - | MAESTRIA EN CIENCIAS EN INGENIERÍA EN ELECTRÓNICA Y COMPUTACIÓN | CUCEI | Tesis de Maestria |
| Diseño de una Red Neuronal de Impulsos en Hardware | Barrios del Villar, Sergio | - | - | - | MAESTRIA EN CIENCIAS EN INGENIERÍA EN ELECTRÓNICA Y COMPUTACIÓN | CUCEI | Tesis de Maestria |
| Diseño de una Red Neuronal de Impulsos en Hardware | Barrios Del Villar, Sergio | - | - | - | MAESTRIA EN CIENCIAS EN INGENIERIA ELECTRONICA Y COMPUTACION | CUCEI | Tesis de Maestria |
| Diseño e implementación de autómatas celulares para procesamiento de imágenes en Hardware reconfigurable | Ureña Ponce, Oswaldo | - | - | - | MAESTRIA EN CIENCIAS EN INGENIERÍA ELECTRÓNICA Y COMPUTACIÓN | CUCEI | Tesis de Maestria |
| Diseño e implementación de autómatas celulares para procesamiento de imágenes en Hardware reconfigurable | Ureña Ponce, Oswaldo | MAESTRIA EN CIENCIAS EN INGENIERIA ELECTRONICA Y COMPUTACION | CUCEI; Universidad de Guadalajara | - | - | - | Maestria; Tesis |
| Diseño e implementación de estructuras neuronales celulares para procesamiento de imágenes con Hardware Reconfigurable | Muñoz Mendoza, Luis Felipe | - | - | - | MAESTRIA EN CIENCIAS EN INGENIERIA ELECTRONICA Y COMPUTACION | CUCEI | Tesis de Maestria |
| Diseño e implementación de estructuras neuronales celulares para procesamiento de imágenes con Hardware Reconfigurable | Muñoz Mendoza, Luis Felipe | Maestro en Ciencias en Ingeniería Electrónica y Computación | CUCEI; Universidad de Guadalajara | - | - | - | Tesis; Maestría |
| Diseño e implementación de un procesador de instrucciones específicas dedicado a pruebas en FPGA | Hernández Hernández, Héctor | - | - | - | MAESTRIA EN CIENCIAS EN INGENIERIA ELECTRONICA Y COMPUTACION | CUCEI | Tesis de Maestria |
| Diseño e implementación de un procesador de instrucciones específicas dedicado a pruebas en FPGA | Hernández Hernández, Héctor | - | - | - | MAESTRIA EN CIENCIAS EN INGENIERIA EN ELECTRONICA Y COMPUTACION | CUCEI | Tesis de Maestria |
| Diseño e implementación de un procesador de instrucciones específicas dedicado a pruebas en FPGA | Hernández Hernández, Héctor | - | - | - | MAESTRIA EN CIENCIAS EN INGENIERÍA EN ELECTRÓNICA Y COMPUTACIÓN | CUCEI | Tesis de Maestria |
| Diseño y construcción del modelo de electrónica de potencia para el laboratorio de electricidad de la Facultad de Ingeniería, incluyendo microprocesador de 8 bits, S. S. R. y uso de la P. C. Programador Digital. | Ortega Cisneros, Susana | - | - | - | Licenciatura en Ingeniería en Comunicaciones y Electrónica | CUCEI | Tesis de Licenciatura |
| Estudio y diseño de micrófonos en tecnología de sistemas microelectromecánicos para aplicaciones en frecuencias audibles | Murillo Nuñez, José Martín | - | - | - | MAESTRIA EN CIENCIAS EN INGENIERIA ELECTRONICA Y COMPUTACION | CUCEI | Tesis de Maestria |
