1. RIUdeG

Buscar por Autor Raygoza Panduro, Juan José

Ir a: 0-9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z
O introducir las primeras letras:  
Mostrando resultados 33 a 47 de 47 < Anterior 
TítuloAutor(es)Programa educativoCentro UniversitarioISSNPrograma educativoCentro UniversitarioTipo
Implementación de módulos asíncronos en riel simple y doble riel con protocolo a 4 fases en dispositivos reconfigurables FPGAsMaldonado Orozco, Nicolás---MAESTRIA EN CIENCIAS EN INGENIERÍA EN ELECTRÓNICA Y COMPUTACIÓNCUCEITesis de Maestria
Implementación de módulos asíncronos en riel simple y doble riel con protocolo a 4 fases en dispositivos recongurables FPGAsMaldonado Orozco, Nicolás---MAESTRIA EN CIENCIAS EN INGENIERIA ELECTRONICA Y COMPUTACIONCUCEITesis de Maestria
Implementación de un controlador difuso en FPGA para un vehículo aéreo no tripulado (Quadcopter)Dávila Delgado, Emmanuel---MAESTRIA EN CIENCIAS EN INGENIERIA EN ELECTRONICA Y COMPUTACIONCUCEITesis de Maestria
Implementación de un controlador difuso en FPGA para un vehículo aéreo no tripulado (Quadcopter)Dávila Delgado, Emmanuel---MAESTRIA EN CIENCIAS EN INGENIERÍA EN ELECTRÓNICA Y COMPUTACIÓNCUCEITesis de Maestria
IMPLEMENTACIÓN DE UN CONTROLADOR DIFUSO EN FPGA PARA UN VEHÍCULO AÉREO NO TRIUPADO (QUADCOPTER)Dávila Delgado, Emmanuel---MAESTRIA EN CIENCIAS EN INGENIERIA ELECTRONICA Y COMPUTACIONCUCEITesis de Maestria
Metodología de Diseño de la Etapa Digital de un Transceptor de Conversión DirectaPlascencia Jauregui, Francisco JavierMAESTRÍA EN CIENCIAS EN INGENIERÍA EN ELECTRÓNICA Y COMPUTACIÓNCUCEI; Universidad de Guadalajara---Tesis; Maestría
Metodología de Diseño de la Etapa Digital de un Transceptor de Conversión DirectaPlascencia Jauregui, Francisco Javier---MAESTRIA EN CIENCIAS EN INGENIERIA ELECTRONICA Y COMPUTACIONCUCEITesis de Maestria
Metodología de diseño de un sistema digital reconfigurable para el procesamiento de señalesSáenz Saldaña, Josué---MAESTRIA EN CIENCIAS EN INGENIERIA ELECTRONICA Y COMPUTACIONCUCEITesis de Maestria
METODOLOGÍA DE DISEÑO DE UN SISTEMA DIGITAL RECONFIGURABLE PARA EL PROCESAMIENTO DE SEÑALESSáenz Saldaña, Josué---MAESTRIA EN CIENCIAS EN INGENIERÍA EN ELECTRÓNICA Y COMPUTACIÓNCUCEITesis de Maestria
New S-box calculation approach for Rijndael-AES based on an artificial neural network - Nuevo enfoque para el calculo de la Caja-S para Rijndael-AES basado en una red neuronal artificial------info:eu-repo/semantics/article; info:eu-repo/semantics/publishedVersion
Núcleo criptográfico de clave pública: Una implementación del sistema criptográfico de PaillierRios Arrañaga, Jaime David---MAESTRIA EN CIENCIAS EN INGENIERIA ELECTRONICA Y COMPUTACIONCUCEITesis de Maestria
Reconocimiento de micro partículas de polen con algoritmos de procesamiento de imágenes implementados en dispositivos reconfigurables - Recognition of pollen micro particles with image processing algorithms implemented in reconfigurable devices------info:eu-repo/semantics/article; info:eu-repo/semantics/publishedVersion
Sistema Multiprocesador con Red de Comunicación Integrada en Dispositivos ReconfigurablesSandoval López, José Itzcóatl---MAESTRIA EN CIENCIAS EN INGENIERIA ELECTRONICA Y COMPUTACIONCUCEITesis de Maestria
Sistema Multiprocesador con Red de Comunicación Integrada en Dispositivos ReconfigurablesSandoval López, José Itzcóatl---MAESTRIA EN CIENCIAS EN INGENIERÍA EN ELECTRÓNICA Y COMPUTACIÓNCUCEITesis de Maestria
SISTEMA NEURONAL CELULAR IMPLEMENTADO EN DISPOSITIVOS RECONFIGURABLES PARA PROCESAMIENTO DE IMÁGENES EN TIEMPO REALGodÍnez Vega, Oralia Soledad---MAESTRIA EN CIENCIAS EN INGENIERIA ELECTRONICA Y COMPUTACIONCUCEITesis de Maestria
Mostrando resultados 33 a 47 de 47 < Anterior